在高压条件下，可控硅串接阀的绝缘问题是十分重要的1个环节，倘若绝缘问题处置不佳，那可能严重影响设施运作的安全性与可靠性。

触发线路的高电位部位和低电位部位间的隔离主要是靠触发CT和借助CT的10kV绝缘的电流线，想要减低对触发CT绝缘等级的需求，减少在高压条件下串接阀主电路对脉冲电路的干扰，与此同时减低对脉冲电路绝缘等级的需求，将变压器T12次侧的地直接接在可控硅串接阀的第4和第5个可控硅间，即串接阀主电路的中点电位，将脉冲电路的电位拉高至1/2高电位，如下图1中标记为中点电位点的地方。

进而使整个串接阀构造的电位全部提升，如此，绝缘的需求就加至隔离供电变压器T1的1次侧和2次侧间，而这边选择的变压器T1的1次侧与2次侧绝缘水平到达35kV，可以有效的达到10kV电压等级的需求。

如此设计方案可以大幅度降低串接阀结构设计当中对绝缘的需求，也减低了对触发线路的绝缘需求。

脉冲信号板的地与变压器T11次侧的中点电位点相接，使脉冲信号板的电位也升高到高电平，进而使脉冲信号板可以在高电压下稳定运行。

如下图2所显示，是理想的触发脉冲波型。图2中t1为触发脉冲的上升时间，t2为脉冲宽度，本设计方案中为了能提升阀组内各可控硅导通的快速性和一致性，需要理想触发脉冲电流峰值Imax>2A,脉冲宽度t2不小于10μs，触发脉冲电流升高至2A的时长为1μs左右，即需求脉冲上升沿的di/dt为2A/μs左右。
本设计方案中用到的可控硅串接阀是由8支额定电压6000V、额定电流1000A的可控硅串接压接成的，适合用在10kV电压等级。触发脉冲电流的生成是借助电容充电储能后放电，构成尖峰大电流，再借助接在每一个可控硅门极上的脉冲CT转变为触发脉冲，来驱动可控硅。

干扰触发脉冲波型的因素具体有两个层面：一个是电容放电电路的寄生电感;二是触发线路电阻、电容的参数配置。这边为了能减少电容放电电路的寄生电感，放电电路的电阻选用无感电阻，大电流线走线方式选用往返走线，即大电流线借助触发CT后再按原路从CT外部折回，如此走线的目地是为了能最大限度地减少大电流线所围的面积，和最大限度地减少电路寄生电感。

触发线路电阻电容技术参数对触发脉冲波型的干扰如下所示。各技术参数中对触发波型干扰比较大的是放电电阻值R1、阻容电路电容C2、储能脉冲电容器的最高充电电压Uc。

R1阻值越小，脉冲峰值越高，上升沿越陡;阻容电路电容C2越小，脉冲峰值越小;Uc值越高，脉冲峰值越高，上升沿越陡。

阻容电路的基本原理如下图1所显示，当电容C1充电储能后，MOSFET受控制信号的控制导通，C1借助电阻值R1瞬时放电，阻容电路中的电容C2瞬时短路，将电阻值R2旁路掉，触发脉冲瞬时上升，过后C1逐渐向C2充电，当C2充电完成，电阻值R2连接放电电路中，这时脉冲上升沿结束，脉冲电流逐渐减少。

表1是实验中选定线路技术参数与所测得波型技术参数的对照表。须要表明的是，表1中的波型上升时间为10%脉冲峰值电流到90%脉冲峰值电流时间。到达2A时间为电流从0耀2A的时间。

以上就是传承电子介绍的高压可控硅的触发线路电位，传承电子是一家以电力电子为专业领域的功率半导体模块制造商，为众多的企业公司提供功率半导体模块的定制、生产和加工，同时还给众多公司提供来料代工或贴牌加工业务。主要产品为各种封装形式的绝缘式和非绝缘式功率半导体模块、各种标准和非标准的功率半导体模块等。